

CALCULATOARE NUMERICE

Calculatoare 2 2024-2025 Sem. 2

CURS 7 Sapt 7 10 aprilie 2025 12:00-14:00

serban@upit.ro

Regulament disciplina

Nota finala este formata din activitatile:

- Laborator 30%
- Lucrare control (midterm) 20%
- Examen 50%
- Bonus – prezenta activa curs 10%

Conditii pentru promovare:

- Nota de la laborator trebuie sa fie minim 5 (prezenta obligatorie la toate sedintele de laborator);
- Nota la lucrarea de control trebuie sa fie minim 5;
- Nota de la examen trebuie sa fie minim 5.

In cazul reluarii disciplinei intr-un alt an universitar, activitatile nepromovate trebuie parcurse din nou.

Continut disciplina

Structuri digitale folosite în calculatoare numerice

Memorii semiconductoare in calculatoare numerice

Memoria cache

Memoria virtuală

Adresarea memoriei in sistemele de calcul

Bibliografie

1. **David PATTERSON, John HENNESSY** *Computer Organization and Design The Hardware/Software Interface*, 5th ed., Morgan Kaufmann Elsevier 2012 (a se vedea și traducerea în lb. română David A. Patterson, John L. Hennessy *Organizarea și proiectarea calculatoarelor, Interfața hardware/software*; Editura All, București, 2002);
2. John L. HENNESSY, David A. PATTERSON *Computer Architecture, A Quantitative Approach*, 5th ed., Morgan Kaufmann Publishers, Inc, San Francisco, 2012;
3. Bruce JACOB, Spencer NG, David WANG *Memory Systems Cache, DRAM, Disk* Morgan Kaufmann Elsevier 2008;
4. Miles MURDOCCA, Vincent HEURING *Principles of Computer Architecture*, Prentice Hill, 1999;
5. Jim HANDY *The Cache Memory*, 2nd ed., Academic Press Elsevier, 1998;
6. **Andrew S. TANENBAUM, Todd AUSTIN** *Structured Computer Organization*, 6th ed., Prentice-Hall, Inc., 2013 (a se vedea și traducerea în lb. română Andrew S. Tanenbaum *Organizarea Structurată a Calculatoarelor*, Agora, Tg. Mureș, 2004);
7. **William STALLINGS** *Computer Organization and Architecture: Designing for Performance*, 9th edition, Prentice-Hall Inc., 2013;
8. Vincent HEURING, Harry JORDAN *Computer Systems Design and Architecture*, 2nd ed., Person Prentice Hill, 2007;
9. Sajjan G. SHIVA *Computer Organization, Design, and Architecture*, 4th ed., CRC Press, Taylor & Francis Group, Boca Raton, USA, 2008;
10. Carl HAMACHER, Zvonko VRANESIC, Safwat ZAKY, Naraig MANJIKIAN *Computer organization and embedded systems*, 6th edition McGraw Hill, 2012

Circuite de memorie semiconductoare

Exista doua tipuri mari de memorii: ROM (read only memory) si RAM (random access memory/ read-write memory).

Exista doua mari tehnologii prin care circuitele de memorie se pot realiza:

→ Tehnologia bipolară – foloseste tranzistoare npn, pnp

→ Tehnologia unipolară – foloseste tranzistoare nMOS, pMOS (CMOS)

Circuitele de memorie realizate in tehnologie bipolară se caracterizeaza prin urmatoarele:

→ Timp de raspuns / acces foarte scazut (sunt foarte rapide);

→ Densitate mica in integrare;


→ Consum energetic ridicat.

Circuitele de memorie unipolare prezinta urmatoarele caracteristici:


→ Densitate de integrare foarte mare, prezinta capacitate foarte mari;

→ Consum energetic redus;



→ Timpul de acces este crescut (nu sunt foarte rapide).




Cellular memory in ROM



SRAM (unipolar)



RAM { SRAM
(unipolar) DRAM



TIPURI DE MEMORII ROM UNIPOLARE

1. PROM (programmable ROM / OTP (one time programming)) - nu admit stergeri;
2. EPROM (erasable PROM) – admit stergere si se pot reprograma. Cipul prezinta o fereasta de sticla transparenta, stergerea se face prin expunere la raze ultraviolete. Numarul de cicli de stergere se apropie de 50;
3. EEPROM (electrically EPROM/ flash ROM) - memorii care se sterg electric. Numarul de stergeri urca peste 10000. Admit programare inCircuit.
4. Serial EEPROM adresa se da bit dupa bit. Numarul de stergeri urca la 1000000.

TIPURI DE MEMORII RAM

Memorii RAM statice – SRAM (Static RAM) – bipolare, unipolare

Memorii RAM dinamice – DRAM – unipolara

DRAM – 2 tipuri – asincrone, sincrone

**DRAM sincrone: SDRAM (single data rate DRAM - operatii pe un singur front al CLK)
 DDRAM (double data rate DRAM – operatii pe ambele fronturi ale CLK)**

DDRAM: DDRAM 2, 3, 4, 5, 6

END 27 mar 2025


$\overline{CE}$ - chip enable

$\overline{OE}$ - output enable

Memorii ROM

$$R = S \cdot \frac{l}{S}$$

operatie citire locatie ROM




$8K = 2^3 \cdot 2^{10} = 2^{13} \Rightarrow 13$ linii adrese $A_0 \div A_{12}$

$8 \Rightarrow 8$ linii de date $D_0 \div D_7$ *emisie*

$8K \times 8 = 64Kb \rightarrow$ capacitate

$8K \times 8 = 8Kb = 8KB$ - organizare




t_s - set-up $\geq 5ns$

t_{ce} (chip enable) $\geq 150 \mu s$


t_{cod} ($\overline{CE}$ - $\overline{OE}$ - delay) $\geq 50 ns$

t_A (access) $\geq 120 ns$

$f_{CPU} = 1GHz \Rightarrow T_{CPU} = 1ns$ instructiune executata - $10 \div 20 \mu s$



Memorii SRAM




Read


SRAM

6264



8Kx8



Write



$$t_{CWD} - \text{CE} - \text{WE} - \text{delay} \geq 50\text{ns} \quad t_{WE} \geq 25\text{ns}$$




$$t_{DWD} - \text{DATA WRITE DELAY} \geq 15\text{ns}$$

$$t_{DH} - \text{DATA HOLD} \geq 15\text{ns}$$

Conectarea circuitelor de memorie la magistralele sistemelor de calcul

Principii folosite la conectarea circuitelor de memorie la magistralele sistemelor de calcul:

- Conectarea trebuie facuta astfel incat la o adresa emisa de procesor sa raspunda cel mult o locatie de memorie. Daca ar raspunde 2 locatii de memorie diferite sistemul nu ar functiona corect.
- O locatie de memorie poate sa raspunda la cel putin o adresa emisa de procesor. Cand raspunde la exact o adresa a procesorului, tehnica de adresare este una de tip complet.
- Cand raspunde la 2 sau mai multe adrese de memorie, tehnica de adresare este incompleta
- Memoriile trebuiesc conectate astfel incat ele sa corespunda din punct de vedere al datelor cu numarul de biti aflati in magistrala de date a sistemului de calcul in care sunt conectate
- Conectarea trebuie sa fie facuta astfel incat magistralele de adrese si de date sa nu fie incarcate nici rezistiv, nici capacitiv.
- Cand mai multe memorii sunt conectate la magistrala de date, logica de decodare si selectie trebuie sa actioneze astfel incat doar etajele de iesire ale unui singur circuit de memorie sa ramana activ, celelalte ramanand in HiZ.
- Conectarea memoriile ROM trebuie facuta astfel incat eventualele operatii accidentale de scriere in respectivul circuit sa fie blocate. La memoria RAM nu trebuie sa apara o astfel de conditionare.




Conectarea circuitelor de memorie la magistralele sistemelor de calcul



Principii folosite la conectarea circuitelor de memorie la magistralele sistemelor de calcul:

- Conectarea trebuie facuta astfel incat la o adresa emisa de procesor sa raspunda cel mult o locatie de memorie. Daca ar raspunde 2 locatii de memorie sistemul nu ar functiona corect.
- O locatie de memorie poate sa raspunda la cel putin o adresa emisa de procesor. Cand raspunde la exact o adresa a procesorului, tehnica de adresare este una de tip complet.
- Cand raspunde la 2 sau mai multe adrese de memorie, tehnica de adresare este incompleta
- Memoriile trebuiesc conectate astfel incat ele sa corespunda din punct de vedere al datelor cu numarul de biti aflati in magistrala de date a sistemului de calcul in care sunt conectate
- Conectarea trebuie sa fie facuta astfel incat magistralele de adrese si de date sa nu fie incarcate nici rezistiv, nici capacitiv.
- Cand mai multe memorii sunt conectate la magistrala de date, logica de decodare si selectie trebuie sa actioneze astfel incat doar etajele de iesire ale unui singur circuit de memorie sa ramana activ, celelalte ramanand in HiZ.
- Conectarea memoriile ROM trebuie facuta astfel incat eventualele operatii accidentale de scriere in respectivul circuit sa fie blocate. La memoria RAM nu trebuie sa apara o astfel de conditionare.



END 3 apr 2025

Problema. Intr-un sistem de calcul magistrala de adrese este de 16 biti, iar magistrala de date de 8 biti. In acest sistem de calcul trebuie conectata o zona de memorie ROM de 24KB, folosind circuite de memorie ROM de tipul 2764 cu organizarea 8K x 8. Adresa de inceput a zonei de memorie ROM este sa fie 2000h, zona de memorie ROM este continua, iar adresarea este completa. Prezentați proiectarea conectării circuitelor de memorie pentru indeplinirea cerintelor.

Metodologie de rezolvare:

1. Prezentarea circuitului cu care se realizeaza implementarea.
2. Determinarea numarului de circuite pentru realizarea zonei de memorie.
3. Intocmirea tabelului de adresare a zonei de memorie.
4. Prezentarea schemei bloc a structurii ce trebuie realizata.
5. Proiectarea circuitului de decodificare si selectie
6. Conectarea circuitelor de memorie ROM.


Solutie

1. ROM 2764 $8K \times 8 = 8K \times 8 = 8KB$
(organizare)

Capacitate: $8K \times 8 = 64Kb$

* Nr. linii adrese: $8 \cdot K = 2^3 \cdot 2^{10} = 2^{13}$
13 adrese $A_0 \div A_{12}$

* Nr. linii date: 8 $D_0 \div D_7$



2. organizare zona $24K \times 8$
organizare circuit $8K \times 8$

linii coloane

$3 \times 1 = 3$

matrice
circuite utilizate

Ci utilizate
ROM₀
ROM₁
ROM₂

2000h

?	ROM ₀
?	ROM ₁
?	ROM ₂

3. Magistrala de adrese 16 biți : $BA_0 \div BA_{15}$ (buc)

ROM 2764 - 8Kb

$$8K = 2^{13}$$

$2^{13} - 1 \Rightarrow 0$

nr locații din circuitul ROM

BA_{15}	BA_{14}	BA_{13}	BA_{12}	BA_{11}	BA_{10}	BA_9	BA_8	BA_7	BA_6	BA_5	BA_4	BA_3	BA_2	BA_1	BA_0	Adresa HEXA	Circuit
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000h	ROM ₀
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	3FFFh	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	4000h	ROM ₁
0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	5FFFh	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	6000h	ROM ₂
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	7FFFh	

I II III

$A000h \}$ $BA_{15} = 1!$
 $BFFFh \}$
 $C000h \}$ -/-
 $DFFFh \}$
 $E000h \}$ -/-
 $FFFFh \}$


Zona I - linii neschimbate pe parcursul tabelului de adrese

Zona II - linii care identifică individual fiecare circuit de memorie!
(decodificare & selectare)

Zona III - linii care se schimbă funcție de adresa la fiecare circuit de memorie

OBS - Zona I se poate să nu existe.


Zonile II și III se pot suprapune parțial sau total.



4.

BWR

(read)





BRD - indică o operație de citire efectuată de CPU

PMEM - indică lucrul cu memorie efectuat de CPU

BWR - indică operație de scriere

5.



Proiectare CLC

- cu porti logice (U.K.) - SSI
- cu circuite MSI (DMUX, DCD, MUX) - Medium Scale Integration
- cu mem. ROM - LSI VLSI
- cu circuit PLA

* Proiectare cu DMUX

- nr. iesiri DMUX $\geq$ nr. semnale $\overline{CE}$ generate (3)
 - nr. intrari selectie DMUX $\geq$ nr. linii adrese (2)
 - se alege DMUX minimal din zona ii tabel adrese care indeplineste ambele cerinte
- $\Rightarrow$ alegere DMUX 1:4

6.

BWR

(read)

BMEM



$BA_{15} BA_{14}, BA_{13}$

$BA_0 \div BA_{12}$





$BA_0 \div BA_{15}$

$BD_0 \div BD_{15}$

(Mag address)

(Mag data)

$\overline{BRD}$ $\overline{BMEM}$



$\overline{BRD}$

(Mag control)

8

8

8

Problema. In zona de memorie ROM astfel creata, la adresa 17767(10) a fost scrisa data 108(10). CPU citind data de la aceiasi adresa regaseste valoarea 172(10). Identificati circuitul care poate fi defect si liniile de date cu probleme.

Solutie

1. Transformarea în hexe a adresei
 $17767_{(10)} = 4567_h \in ROM_1$
2. Transformarea în hexe a datelor

$$108_{(10)} = 6C_h$$

$$172_{(10)} = AC_h$$

DATA	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀	DATA DECIMAL
6Ch	0	1	1	0	1	1	0	0	108(10)
ACh	1	0	1	0	1	1	0	0	172(10)

D₇, D₆ - au probleme

$$\begin{array}{r|l}
 17767 & 16 \\
 \hline
 16 & 1110 \\
 \hline
 17 & 96 \\
 \hline
 16 & 150 \\
 \hline
 16 & 144 \\
 \hline
 07 & 6 \\
 \hline
 \end{array}
 \begin{array}{r|l}
 16 & 69 \\
 \hline
 16 & 64 \\
 \hline
 4 & 5 \\
 \hline
 \end{array}$$

$$\begin{array}{r|l}
 108 & 16 \\
 \hline
 96 & 12 \\
 \hline
 \end{array}
 \begin{array}{r|l}
 172 & 16 \\
 \hline
 16 & 12 \\
 \hline
 \end{array}$$

END 10 apr 2025


Problema. Intr-un sistem de calcul magistrala de adrese este de 16 biti, iar magistrala de date de 8 biti. In acest sistem de calcul trebuie conectata o zona de memorie SRAM de 48k x 8 (48KB), folosind circuite de memorie SRAM de tipul 62128 cu organizarea 16K x 8. Adresa de inceput a zonei de memorie SRAM este sa fie 3000h, zona de memorie SRAM este continua, iar adresarea este completa. Prezentați proiectarea conectării circuitelor de memorie pentru indeplinirea cerintelor.

Metodologie de rezolvare:

1. Prezentarea circuitului cu care se realizeaza implementarea.
2. Determinarea numarului de circuite pentru realizarea zonei de memorie.
3. Intocmirea tabelului de adresare a zonei de memorie.
4. Prezentarea schemei bloc a structurii ce trebuie realizata.
5. Proiectarea circuitului de decodificare si selectie
6. Conectarea circuitelor de memorie SRAM.

Solutii


1. SRAM 16K x 8
 $16K = 2^4 \cdot 2^{10} = 2^{14} \Rightarrow 14$ linii adrese
 $A_0 \div A_{13}$
 8 linii de date $D_0 \div D_7$



2.

$$\frac{\overset{3}{\cancel{48K}} \times \overset{1}{\cancel{8}}}{\underset{1}{\cancel{16K}} \times \underset{1}{\cancel{8}}} = 3 \times 1 = 3 \text{ ci}$$

$\uparrow$ linii $\uparrow$ coloane
 linii coloane



3. Mag. de adrese are 16 biti $BA_{15} \div BA_0$

$2^{14}-1 \rightarrow$

BA_{15}	BA_{14}	BA_{13}	BA_{12}	BA_{11}	BA_{10}	BA_9	BA_8	BA_7	BA_6	BA_5	BA_4	BA_3	BA_2	BA_1	BA_0	ADR. HEXA	Circuit
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	3000h 6FFFh	SRAM ₀
0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	7000h AFFFh	SRAM ₁
1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	B000h EFFFh	SRAM ₂
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1		

Z_{II} Z_{III}

Obs1. Nu există zona I!

Obs2. Sunt necesare 4 linii de adrese ($BA_{15}, BA_{14}, BA_{13}, BA_{12}$) pentru selecta individuală a celor 3 circuite SRAM - (Z_{II})


Fiecare circuit SRAM răspunde la câte 4 combinații ale celor 4 linii de adrese -

SRAM₀ $\begin{cases} 0011 \\ 0100 \\ 0101 \\ 0110 \end{cases}$ (pt $BA_{15} \div BA_{12}$)


SRAM₁ $\begin{cases} 0111 \\ 1000 \\ 1001 \\ 1010 \end{cases}$

SRAM₂ $\begin{cases} 1011 \\ 1100 \\ 1101 \\ 1110 \end{cases}$

Obs3. Apare o suprapunere parțială între zonele Z_{II} și Z_{III} pe linia BA_{13} BA_{12}



5.




Proiectăm cu MUX

- intrări ($\mathbb{Z}_2$) - 4


(m-iesiri reale din CLC)

- iesiri - 12

Alegem un MUX de tipul 1:16



Obținem un singur semnal unic $\overline{CE}_{SRAM_x}$



END 10 apr 2025